Краткая аннотация

Проект посвящен разработке специализированного процессора, оптимизированного под задачи искусственного интеллекта, с использованием открытых маршрутов проектирования микросхем. Маршрут проектирования - это согласованный набор инструментов, позволяющий довести дизайн микросхемы от спецификации на уровне регистровых передач (RTL, например, на языке описания аппаратуры SystemVerilog) до базы данных с описанием топологии микросхемы, по которой на микроэлектронной фабрике можно изготовить физическое устройство.

Направления работы

1. Разработка аппаратных ускорителей машинного обучения для вычислений с плавающей точкой (FPU).
   Примеры решаемых задач:
   • провести сравнительный анализ существующих имплементаций математических сопроцессоров FPU в форматах ieee-754, bfloat, tensorfloat;
   • провести математическое моделирования для оценки точностных характеристик для различных форматов, оценить память данных необходимую для вычислений в каждом из предложенных форматов;
   • подготовка верификационного окружения, эталонной модели для верификации вычислительного тракта;
   • интеграция блока в RISC-V процессор, расширение количества существующих процессоров;
   • прототипирования экспериментального дизайна на ПЛИС.
2. Исследование возможностей масштабирования имплементации систем на кристалле с помощью открытых маршрутов проектирования.
   Примеры решаемых задач:
   • изучение маршрута Verilog-to-GDSII для opensource EDA, подготовка скриптов для синтеза и имплементации ускорителя машинного обучения;
   • выявление ограничений и путей их устранения в поддержке актуального синтезируемого подмножества языка описания аппаратуры SystemVerilog;
   • выявление ограничений и путей их устранения при синтезе масштабированной реализации ускорителя машинного обучения;
   • выявление ограничений и путей их устранения при имплементации масштабированной реализации ускорителя машинного обучения;
   • оценка возможности и эффективности изготовления чипа на фабрики skywater.

Стек технологий

1) User and Organizations

• Инструменты гибкой разработки Agile, Scrum, Kanban
• Тайм-менеджмент и планирование временем

2) Software Development

• Программирование на языках C, Python
• Разработка компонент операционной системы

3) Hardware

• Язык описания аппаратуры SystemVerilog HDLв
• Открытые САПР аппаратуры Qflow и OpenROAD
• Разработка системных моделей процессоров, моделей на уровне транзакций (TLM) и на уровне регистровых передач (RTL)
• Проектирование под ПЛИС/FPGA

Кем станет студент по завершению магистратуры

В зависимости от выполняемых задач внутри проекта выпускник может стать:

• инженером-проектировщиком ASIC frontend
• инженером-проектировщиком ASIC backend
• инженером САПР (CAD Engineer)
• инженером-проектировщиком систем на ПЛИС/FPGA

Пререквизиты (входные требования)

Для участия в проекте необходимы базовые знания по следующим направлениям:

• цифровая схемотехника
• программирование на языках C/ASM, Python
• архитектура компьютера